随着半导体行业不断突破技术极限，0.7nm芯片的问世已经迫在眉睫。在这一领域，英特尔和imec正在携手共创未来蓝图。
imec的研究团队近日展示了双排互补场效应晶体管（CFET）标准单元，这是一个关键构建模块，有望在逻辑技术路线图中取代全栅纳米片（NSH）。这种新架构简化了工艺，并通过采用共享布线墙显著减少了标准单元的面积。
imec还宣布了其CFET标准单元可用于A7逻辑节点的可制造性和面积效率之间的最佳平衡。与采用A14 NSH技术的构建SRAM相比，基于双排CFET的SRAM可将面积缩小40%以上，为SRAM提供了进一步的扩展路径。
英特尔也在技术突破方面取得了进展。该公司公布了一项新研究，该研究提高了全栅（GAA）晶体管的规模和性能，包括使用硅和使用超硅材料的原子级厚度2D晶体管。
英特尔还概述了其减法钌技术，该技术可提高互连性能和可扩展性，最终实现晶体管之间更小的连线，并展示了一项芯片封装突破，可将芯片到芯片的组装吞吐量提高100 倍。
减法钌工艺使用气隙代替屏障，这提高了电容和匹配电阻。它将首先用于间距最小的最关键层，使未来的英特尔代工厂节点能够连接更小的晶体管，以进一步提高性能。
在GAA晶体管方面，英特尔展示了栅极长度为6nm的增强型全栅极RibbonFET CMOS缩放，同时提供了改进的短通道效应和更高的性能。此外，英特尔还使用钼基材料制造了栅极长度为30nm的2D全栅极NMOS和PMOS晶体管，实现了同类最佳的NMOS驱动电流。
英特尔还展示了选择层转移（SLT）技术，它能够以极高的速度将整个芯片晶圆连接到另一个晶圆上，吞吐量提高了100 倍。SLT还使超薄芯片具有更好的灵活性，可以实现更小的芯片尺寸和更高的纵横比。
英特尔还在探索未来封装解决方案，包括EMIB-T，这是首个使用TSV通过桥接器发送信号的EMIB实现。这将进一步降低延迟并提高带宽。
imec和英特尔的这些突破性进展共同勾勒出了半导体未来的蓝图。随着0.7nm芯片的到来，行业将迎来一个新的性能和效率时代。这些新技术将为各种应用开辟新的可能性，从高性能计算到人工智能和移动设备。
原创文章，作者：讯知在线，如若转载，请注明出处：http://bbs.xzxci.cn/2024/12/09/31941.shtml
